Table of Contents
QFLS 高就代表器件效率一定高嗎?四類反例與完整判讀流程
一句話結論:不一定——「材料好不等於電路通」。QFLS 反映的是材料端的電壓潛力,而非最終效率;高 PCE 必須同時配合良好的 JSC 與 FF,因此 QFLS 只是三角關係的一角,不能單獨預測器件表現。
三層關係:QFLS → VOC → PCE
QFLS(材料端):光照下材料內部的化學勢差,在理想選擇性接觸條件下等於 q × VOC。
VOC(器件端):現實器件的外部 VOC 通常低於 QFLS/q,差距來自界面能階失配、接觸選擇性不足或歐姆損失。
PCE:在 VOC 之外,還受 JSC(光吸收效率)與 FF(電荷傳輸能力和各種電阻)的共同約束——三者的乘積決定效率,缺一不可。
四類 QFLS 高但效率低的反例
反例一|傳輸層能階不匹配或選擇性差
現象:吸收層本身的 QFLS 很高,但電荷在傳輸層界面遭遇提取障礙,能量損失在器件端放大。
J-V 曲線特徵:非理想的 S 形曲線或彎折,VOC 和 FF 同時受損。
驗證動作:進行 EL 效率與薄膜 QFLS 的互證——若兩者差距超過理論預期,界面的電荷選擇性問題可能是主因。
反例二|高串聯電阻(Rs)
現象:材料發光強、QFLS 高,但傳輸層電導率低或接觸電阻大,電荷無法有效流出。
J-V 曲線特徵:pFF(Pseudo FF)高但實測 FF 顯著偏低,J-V 曲線的高電壓段斜率異常平緩。
驗證動作:比對實測 J-V 與 Pseudo J-V——若兩者 iVOC 相近但 FF 差距 > 10 個百分點,串聯電阻是主要損失來源,而非材料複合。
反例三|並聯漏電或針孔損失(低 Rsh)
現象:局部的物理缺陷(針孔、晶粒邊界的漏電路徑)導致電流旁路,在低光強下對 VOC 和 FF 的損害尤為明顯。
J-V 曲線特徵:低電壓區(0 附近)的 J-V 曲線斜率異常,暗電流偏大。
驗證動作:檢查暗態 J-V 曲線,或以低光強下的 Suns-VOC 測試觀察理想因子是否在低注入端急劇升高。
反例四|接觸層引入的額外非輻射複合
現象:純薄膜 QFLS 極高,但加上傳輸層後 QFLS 劇降(> 80 meV),說明傳輸層引入了新的複合中心,使材料的電壓潛力大幅消耗在界面。
J-V 曲線特徵:VOC 明顯低於薄膜 iVOC 所能預測的範圍。
驗證動作:半疊層結構對照——分別量測加入 ETL 和 HTL 後的 QFLS 損失,定位複合主要發生在哪一側界面。
最小判讀流程
完整的 QFLS 判讀不應只看單一數值,而應結合器件端與材料端的證據鏈:
步驟一|比較 QFLS 與 VOC
比對 QFLS/q 與實測 VOC 的差距,判斷電壓損失主要來自體材料還是接觸界面。
步驟二|分析 J-V 曲線形狀
觀察 J-V 曲線形狀,識別 S 形、異常彎折或低電壓區漏電等特徵。
步驟三|進行 FF 損耗分析
透過 FF 損耗分析,初步區分串聯電阻(影響高電壓段斜率)與並聯漏電(影響低電壓區漏電流)的主導地位。
步驟四|執行光強依賴測試
確認 QFLS 和 VOC 隨激發水平的變化趨勢是否一致,以及理想因子是否隨光強保持穩定。
步驟五|建立分層對照組
建立「裸膜 / 半疊層 / 完整器件」的對照組,從 QFLS 的逐層比對判斷問題出在材料均一性還是界面接觸。
QFLS 告訴你材料的電壓潛力,而 VOC、FF 與 JSC 才決定這個潛力能否真正轉化為效率
三類常見誤判
誤判一|單憑 QFLS 絕對值預測 PCE
問題:QFLS 只約束了電壓端,完全不反映 JSC 和 FF 的損失。相同 QFLS 的兩個材料,若帶隙不同或傳輸層電導率差異大,最終 PCE 可能相差 5 個百分點以上。
糾正方式:必須與實測 VOC 及計算出的 pFF 並列觀察,三者結合才能對效率潛力給出有意義的評估。
誤判二|忽略校準鏈導致數據不可比
問題:不同的吸收率假設(如 A = 1 vs 實測 A)或收光幾何設定,會導致 QFLS 讀數存在系統性差異,使跨樣品比較失去意義。
糾正方式:完整報告校準流程與不確定度——不透明的校準鏈等同於無法被驗證的結論。
誤判三|將 Pseudo J-V 當作實測 J-V 解讀
問題:Pseudo J-V 排除了串聯電阻,反映的是材料複合限制下的上限,而非器件真實性能。
糾正方式:必須與真實器件 J-V 互證,並在圖表中明確標示「Pseudo J-V」,說明其為排除電阻影響後的理想化指標。
Enlitech QFLS-Maper 在避免誤判中的應用
Enlitech QFLS-Maper 將絕對 PL/PLQY 量測與 QFLS 空間分析整合,直接輸出 iVOC 的空間分布圖,讓研究者在評估材料電壓潛力時具備全場統計基礎,而非依賴單點數據。系統同時支援 Pseudo J-V 趨勢輸出,讓材料端複合上限與器件端實測結果的對照更加系統化。所有結論仍應與完整校準鏈及實測器件數據互證。
常見問題
QFLS 和 VOC 的差距超過多少,才算界面問題嚴重?
在製程良好的鈣鈦礦太陽能電池中,QFLS/q − VOC 通常介於 50–150 meV,主要來自傳輸層界面的非輻射複合與接觸選擇性損失。若差距超過 200 meV,通常意味著傳輸層能階失配或界面鈍化策略需要根本性改善;若低於 50 meV,則代表界面設計已相當優良。
如果 QFLS 高但 FF 很低,最可能的問題是什麼?
最常見的原因有兩類:其一是串聯電阻過高(傳輸層電導率低或接觸電阻大);其二是並聯電阻過低(針孔或漏電路徑)。若 pFF 本身也偏低,問題多半來自材料複合;若 pFF 高但實測 FF 低,則問題主要來自電荷傳輸或接觸。
器件的 J-V 曲線出現 S 形(S-kink),這和 QFLS 有什麼關係?
S 形通常代表傳輸層與吸收層之間存在能階勢壘,阻礙載流子的單向提取,導致高光強下電荷在界面堆積。在 QFLS 分析中,常表現為薄膜 iVOC 很高,但加入傳輸層後 QFLS 顯著下降,且下降幅度隨光強增加而加劇。
QFLS 高的薄膜,做成器件後效率低的比例大概有多高?
目前業界沒有統一統計數據,但在研究文獻中,薄膜 iVOC 很高而器件 VOC 顯著偏低的案例並不少見。例如 1.4 eV 帶隙材料的薄膜 iVOC > 1.2 V,但器件 VOC < 1.0 V 的情況時常出現。主要原因在於傳輸層選擇與界面鈍化策略尚未與材料配方同步優化。QFLS 的價值之一,就是幫助研究者在器件製作前先判斷問題究竟出在材料本身還是後段器件工程。

